經(jīng)過(guò)數十年發(fā)展，半導體工藝制程不斷逼近亞納米物理極限，但傳統硅基集成電路難以依靠進(jìn)一步縮小晶體管面內尺寸來(lái)延續摩爾定律。發(fā)展垂直架構的多層互連CMOS邏輯電路，從而獲得三維集成技術(shù)的突破，是國際半導體領(lǐng)域積極探尋的新路徑之一。

由于硅基晶體管制備工藝采用單晶硅表面離子注入的方式，較難實(shí)現在一層離子注入的單晶硅上方再次生長(cháng)或轉移單晶硅。雖然可以通過(guò)三維空間連接電極、芯粒等方式提高集成度，但是關(guān)鍵的晶體管始終分布在最底層，無(wú)法獲得z方向的自由度。

近日，山西大學(xué)教授韓拯、中國科學(xué)院金屬研究所研究員李秀艷、遼寧材料實(shí)驗室副研究員王漢文、中山大學(xué)教授侯仰龍、中國科學(xué)院大學(xué)教授周武等合作，提出了全新的基于界面耦合（理論表明量子效應在其中起到關(guān)鍵作用）的p-摻雜二維半導體方法。該方法采用界面效應的顛覆性路線(xiàn)，工藝簡(jiǎn)單、效果穩定、可以有效保持二維半導體本征的優(yōu)異性能。進(jìn)一步，利用垂直堆疊的方式，該研究制備了由14層范德華材料組成包含4個(gè)晶體管的互補型邏輯門(mén)NAND以及SRAM等器件。這一創(chuàng )新方法打破了硅基邏輯電路的底層“封印”，基于量子效應獲得了三維垂直集成多層互補型晶體管電路，為后摩爾時(shí)代未來(lái)二維半導體器件的發(fā)展提供了思路。

5月29日，相關(guān)研究成果以Van der Waals polarity-engineered 3D integration of 2D complementary logic為題在線(xiàn)發(fā)表在《自然》（Nature）上。研究工作得到國家重點(diǎn)研發(fā)計劃納米專(zhuān)項、國家自然科學(xué)基金以及沈陽(yáng)材料科學(xué)國家研究中心、遼寧材料實(shí)驗室、山西大學(xué)量子光學(xué)與光量子器件國家重點(diǎn)實(shí)驗室等的支持。

論文鏈接

二維半導體三維集成研究取得重要進(jìn)展